GRIN Erweiterung der Simulation um die formale Verifikation von Schaltungen mit analogen und gemischt analog-digitalen Eingangssignalen

Studienarbeit aus dem Jahr 2006 im Fachbereich Elektrotechnik, Note: 1, Technische Universität Darmstadt, Sprache: Deutsch, Abstract: In der digitalen Welt ist die Formale Verifikation von Schaltungen sehr verbreitet und wird mit Erfolg eingesetzt. Die Verifikation von nichtlinearen, analogen Schaltungen hingegen ist noch neu. In Schaltkreisen mit digitalen wie auch analogen Teilen entstehen im analogen Anteil ungefähr 50% der Fehler, die zu einer Neuimplementierung führen. Daher ist es von grossem Interesse den analogen Teil ebenfalls verifizieren zu können. Dieser Text entstand im Zuge einer Studienarbeit im Bereich Rechnersysteme an der Technischen Universität in Darmstadt. Die Motivation dieser Arbeit ist es, einen bereits bestehenden Ansatz zur Verifikation von analogen Schaltungen unter Verwendung des Model-Checking-Verfahrens zu vervollständigen und effizienter zu gestalten. Dieser verwendete Ansatz von Scholz und Ehrenfried basiert auf der Arbeit von Hartong. Im Zuge der Arbeit wurde weiterhin untersucht, inwiefern sich der verwendete Ansatz um die Möglichkeit der Verifikation von analogen Schaltungen mit verschiedenen Arten von Eingangssignalen erweitern lässt.